Fremstilling af interface til parallelporten

Hej ekperter,

Jeg og min makker skal, som en del af at teknologiprojekt, fremstille et interface til parallelporten. Det er i sig selv ikke så slemt, men, vi har behov for at kunne styre mange udgange samtidigt, og individuelt.

Her ses vores foreløbige udkast til et sådant. Det burde virke, ikke?
http://skrewz.homepage.dk/interface.gif
(4555 er en decoder 2 til 4; HC573 er 8-bit latches; P3 og P4 er til pads, som forbinder dette interface med et LED-panel)

Det er pointen at vi sender tre gange 8 bits på parallelporten, hvor der så skrives seks "udgangs-bit" på ben 2-7 på porten til højre, samtidig med at ben 8 og 9 decodes til at trigge hhv. latch nummer 0 (ingen af dem), latch 1, latch 2 og latch 3. Disses udgange smides så ud i et parallel-stik, som ikke er en parallelport længere, og føres videre til der hvor de er behøvet.

Nu er mine spørgsmål, indtil videre, som følger. Der kommer sikkert flere spørgsmål.
Er der noget, som vi har været uopmærksomme på?
Vil det skabe problemer at triggeren på latchen som blev anvendt af foregående byte, stadig holdes høj af decoderen, og hvis ja; hvordan kan det overkommes? (Vi har selv et forslag, men indtil videre har min makker, som ikke er at træffe, den skematiske opstilling. Jeg kan lave en circad-opstilling af det, hvis I gerne ser det?)

Sig til, hvis der er noget, som er uklart, eller hvis der er noget, som jeg skal uddybe yderligere.
Hundrede point stilles på højkant, da det sikkert kan ende med at være et længerevarende spørgsmål.
Med venlig hilsen, SKREWZ.